当地时间9月29日，泛林集团提出SA-CFET架构，核心为SA-BPR、SA-CT和SA-TSV三个自对准工艺模块。该架构采用非金属栅极切割设计和中间介质隔离（MDI）实现功函数分离，并保持与N3规范（42nm接触栅极间距、21nm金属间距）兼容。
泛林集团Semiverse Solutions团队利用SEMulator3D数字孪生建模验证。建模显示，架构可构建6T SRAM及NOT、NAND、NOR逻辑单元，6T SRAM位单元面积0.0094 μm²，较N3缩小52.7%，较A7 CFET设计缩小19%。
模型验证显示，所有关键触点层具至少10nm套刻窗口，仿真中未出现开路或短路故障。上述结果来自数字孪生工艺建模和设计验证，不意味着SA-CFET已进入量产阶段。